Le Californien SiFive, fournisseur de blocs d’IP pour processeurs basés sur l’architecture ouverte RISC-V, vient d’annoncer un nouveau tour de table de 65,4 millions de dollars auprès de ses investisseurs existants, aux côtés d’un nouvel investisseur, Qualcomm. Ce tour de table porte à plus de 125 millions de dollars l’investissement total à ce jour dans SiFive.

« Qualcomm Ventures investit dans des entreprises technologiques innovantes qui ont le potentiel de transformer les industries. SiFive s’est imposé comme un chef de file de l’espace RISC-V, apportant une contribution importante au secteur plus vaste des semiconducteurs grâce à sa méthodologie de conception unique. Nous sommes ravis d’investir dans SiFive afin d’exploiter le potentiel de l’’architecture RISC-V dans les technologies sans fil et mobile », a déclaré Quinn Li, vice-président directeur de Qualcomm Technologies et directeur mondial de Qualcomm Ventures.

Ce dernier cycle d’investissement doit permettre d’accélérera l’expansion mondiale et le développement technologique de SiFive. Au cours des 18 derniers mois, SiFive est passé de moins de 40 employés à plus de 400 employés sur 15 sites dans le monde, aux Etats-Unis, en Inde, en Chine, en Corée et à Taïwan. SiFive s’estime particulièrement bien placé pour tirer parti du besoin de circuits silicium personnalisés, car les fabricants d’appareils adoptent rapidement des conceptions de processeurs d’application spécifiques à un domaine en réponse à la migration des calculs vers la périphérie des réseaux (Edge computing).

SiFive est l’un des principaux fournisseurs de blocs d’IP pour les cœurs de processeurs basés sur l’architecture de jeux d’instructions RISC-V libre et ouverte. Dirigé par une équipe de cadres chevronnés du secteur des semiconducteurs et les inventeurs du RISC-V, SiFive aide les concepteurs de circuits SoC à réduire les délais de commercialisation et à réaliser des économies de coûts avec des cœurs de processeur personnalisés à architecture ouverte, en permettant aux concepteurs de systèmes de tous types marchés verticaux pour construire des semi-onducteurs sur mesure basés sur RISC-V. SiFive bénéficie en particulier du soutien de Sutter Hill Ventures, Qualcomm Ventures, Spark Capital, Osage University Partners, Chengwei, Huami, SK Hynix, Intel Capital et Western Digital.

« RISC-V » une formation de CAP’TRONIC les 20 et 21 juin

Pour accompagner les entreprises souhaitant développer leurs propres systèmes sur puce (SoC) en utilisant cette spécification de jeu d’instructions (ISA) de processeur open source, Cap’tronic, en partenariat avec la société AC6, propose opportunément une formation de 2 jours sur la thématique « RISC-V ». Cette formation a pour but de comprendre l’architecture RISC-V et l’implémentation du cœur SiFive E31. RISC-V est une spécification de jeu d’instructions (ISA) de processeur open source, définie à partir de 2010 par Andrew Waterman, à l’université de Berkeley en Californie. Elle est supervisée par la fondation à but non lucratif RISC-V, avec des implémentations librement disponibles.

Les firmes souhaitant créer leurs propres systèmes sur puce (SoC) peuvent utiliser les cœurs RISC-V sous licence BSD (Berkeley Software Distribution), MIT ou GPL disponibles sur GitHub sans redevance, les personnaliser, les connecter à leur propre crypto processeur, à des accélérateurs mathématiques, prendre en charge les entrées-sorties et autres périphériques et bien d’autres applications. Il est aussi possible d’exécuter des cœurs RISC-V sur des FPGA.

Depuis quelques années, tout un éco système s’est créé autour de cette approche système qui implique des sociétés qui souhaitent avoir un total contrôle du développement de leur circuits intégrés, que ce soit des grands groupes, des start-up ou des laboratoires de recherche. Personnalisable, testable, facile à utiliser, et surtout soutenue par une communauté de plus en plus importante et active, RISC-V est également aujourd’hui intégrée au catalogue des fabricants.

Tout comme sur un processeur ARM, on peut installer Linux, d’autres RTOS tel que FreeRTOS et l’architecture RISC-V est supportée par des chaînes de compilation comme GCC.

SiFive, fondée par les concepteurs de l’architecture RISC-V, en plus de proposer des SoC à base de RISC-V, permet, grâce à une plateforme spécifique, la conception, le test et la création de ses propres systèmes intégrés ; SiFive peut même les réaliser sur demande. Cette formation a pour but de comprendre l’architecture RISC-V et l’implémentation du cœur SiFive E31.

Plus d’infos sur la formation RISC-V