VIPress.net

Outil de conception en vue du test pour PADS de Mentor Graphics | XJTAG

Développé par XJTAG, un fournisseur d’outils logiciels et matériels « Boundary Scan » JTAG, ce plug-in gratuit pour le logiciel de schématique électronique PADS de Mentor Graphics promet d’augmenter de façon significative les capacités de « conception en vue du test » et du débogage de l’environnement de schématique et de conception de circuits imprimés PADS.

Les circuits imprimés (PCB) sont de plus en plus denses et l’accès aux broches sous de nombreux types de boîtiers – tels que les BGA – est pratiquement impossible. La solution JTAG a été conçue pour résoudre ce problème d’accès et il est donc d’une importance vitale que la chaîne JTAG fonctionne parfaitement dès le stade de la saisie de schéma. Le fait de ne pas identifier et de ne pas corriger les erreurs de conception en amont peut entraîner une reprise du PCB, ainsi qu’un retard coûteux du projet en cours. L’assistant XJTAG DFT (pour Design for Test)  aide à valider la connectivité de la chaîne JTAG, grâce à une intégration complète avec l’environnement de saisie de schéma PADS.

« Les produits PADS incluent maintenant l’assistant XJTAG DFT, ce qui fournit aux ingénieurs une interface gratuite et facile à utiliser pour vérifier si les chaînes JTAG sont correctement connectées et terminées dès le stade de la saisie de schéma, bien avant que la carte rentre en production », déclare Jim Martens, directeur marketing produit, PADS Solutions Group. « En détectant et en corrigeant ces défauts plus tôt, les entreprises économisent du temps et de l’argent. Ce logiciel est disponible gratuitement pour les utilisateurs de PADS VX.2.1 ou supérieur et peut être téléchargé depuis www.xjtag.com/pads ».

L’Assistant XJTAG DFT comprend deux éléments clés : le « XJTAG Chain Checker » et le « XJTAG Access Viewer ». « XJTAG Chain Checker » identifie les erreurs courantes dans une chaîne d’analyse JTAG, tels que les ports d’accès de test (TAP) mal connectés. En effet, la moindre erreur de branchement empêchera le bon fonctionnement de l’intégralité de la chaîne d’analyse. « XJTAG Chain Checker » identifie les erreurs de connexion et en informe le développeur au cours du processus de conception. Les erreurs de terminaison incorrecte des ports TAP sont également identifiées.

« XJTAG Access Viewer » superpose le périmètre de test « Boundary Scan » sur le schéma, ce qui permet à l’utilisateur de savoir instantanément quels composants seront accessibles à l’aide de l’outil « Boundary Scan » et où la couverture de tests peut être étendue. Les ingénieurs peuvent mettre en évidence les interconnexions séparément, en vue d’afficher sur le schéma les accès en lecture, écriture, les alimentations, ainsi que les interconnexions sans accès JTAG.

Pendant que le premier prototype est en cours de fabrication, l’assistant XJTAG DFT permet aux ingénieurs d’exporter un projet XJTAG préliminaire à partir de l’environnement PADS vers le logiciel de développement XJTAG où d’autres tests supplémentaires peuvent être réalisés. La carte peut ensuite être testée dès sa disponibilité. Cela fournit une nouvelle fonctionnalité vitale aux ingénieurs électroniques à travers le monde.

Fournisseur : XJTAG

Référence : assistant XJTAG DFT

,

Top

ALLEZ A L'ESSENTIEL !

Recevez notre newsletter par email  

   JE M'INSCRIS A LA NEWSLETTER  

You have Successfully Subscribed!

Pin It on Pinterest

Share This